English Abstract attached.

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-124036

(43)Date of publication of application: 15.05.1998

(51)Int.Cl.

G09G 5/36 G09G 5/00 H04N 1/387

(21)Application number: 08-274389

(71)Applicant: NEC ENG LTD

(22)Date of filing:

17.10.1996


(72)Inventor: WAGURI SHINICHI

## (54) PICTURE ROTATION CONTROL CIRCUIT

## (57)Abstract:

PROBLEM TO BE SOLVED: To realize rotation control of picture data with simple circuit even if the number of longitudinal pixels and lateral pixels are different each other.

SOLUTION: Each counter 4, 5 of a column address and a row address are made a up-down counter, each of the last column and row addresses previously set is compared with contents of the counters 4, 5, when they are coincident, a coincidence signal is issued. At this time, selectors 10, 11 decide which of the counters 4, 5 is synchronized with a clock and continuously counted, the counter being not continuously counted is controlled by a comparison and coincidence signal of the other counter to be counted. Also, up-down control is selected by switches 8, 9. A picture can be freely rotated by specifying whether up-down of the counters 4, 5 and continuous counting are performed or not by a main control section 3.



## **LEGAL STATUS**

[Date of request for examination]

24.07.2001

[Date of sending the examiner's decision of

12.10.2004

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-124036

(43)公開日 平成10年(1998) 5月15日

(51) Int.Cl. <sup>6</sup>		識別記号	<b>F</b> I		
G 0 9 G	5/36	5 2 0	G 0 9 G	5/36	5 2 0 K
	5/00	5 1 0		5/00	5 1 0 T
H 0 4 N	1/387		H 0 4 N	1/387	

## 審査請求 未請求 請求項の数3 OL (全 5 頁)


		2nd "300" (44.5 ~ 7.4	Manar markey CD (T o 34)
(21)出願番号	特願平8-274389	(71)出顧人	000232047
			日本電気エンジニアリング株式会社
(22)出顧日	平成8年(1996)10月17日		東京都港区芝浦三丁目18番21号
		(72)発明者	和栗 真一
			東京都港区芝浦三丁目18番21号 日本電気
			エンジニアリング株式会社内
		(74)代理人	弁理士 京本 直樹 (外2名)

#### (54) 【発明の名称】 画像回転制御回路

#### (57)【要約】

【課題】 画像データの回転制御を、縦と横との画素数 が異なる場合でも、簡単な回路で実現する。

【解決手段】 列アドレス,行アドレスの各カウンタ4,5をアップダウンカウンタとし、比較器6,7において予め設定された最終列,行アドレスの各々とカウンタ4,5の内容とを比較し、一致した時、一致信号を出す。この時、カウンタ4,5のいずれをクロックに同期して連続カウントするかを選択器10,11で決定し、連続カウントしない方のカウンタを他方の連続カウントするカウンタの比較一致信号でカウント制御する。また、アップダウン制御をスイッチ8,9で夫々選択する。カウンタ4,5のアップ/ダウン,連続カウントするかどうかを主制御部3にて指示することで、画像の回転が自在となる。



## 【特許請求の範囲】

【請求項1】 画像データを格納するメモリに対する読 出しアドレスの生成を制御して読出し画像データの回転 制御を行うようにした画像回転制御回路であって、初期 値がロードされてアップ及びダウンカウント自在な列及 び行アドレスカウンタ手段と、前記列及び行アドレスカ ウンタ手段の各カウント値と予め設定された最終アドレ ス値とを夫々比較して一致した時に一致信号を生成する 列及び行アドレス比較手段と、回転指示信号に応じてカ ウントタイミング信号及び前記行アドレス比較手段の一 致信号を択一的に導出する第1の選択手段と、回転指示 信号に応じて前記カウントタイミング信号及び前記列ア ドレス比較手段の一致信号を択一的に導出する第2の選 択手段と、前記第1の選択手段の出力をアップダウン指 示信号に応じて前記列アドレスカウンタ手段のアップ及 びダウン指示端子へ択一的に供給する第1の切替え手段 と、前記第2の選択手段の出力をアップダウン指示信号 に応じて前記行アドレスカウンタ手段のアップ及びダウ ン指示端子へ択一的に供給する第2の切替え手段とを含 み、前記列及び行アドレスカウンタ手段のカウント値を 前記メモリのアクセスアドレスとすることを特徴とする **画像回転制御回路。** 

【請求項2】 前記列及び行アドレスカウンタ手段のカウント値を、夫々前記アクセスアドレスの下位及び上位アドレスとすることを特徴とする請求項1記載の画像回転制御回路。

【請求項3】 前記第1の選択手段が前記カウントタイミング信号を導出しているとき、前記第2の選択手段が前記列アドレス比較手段の一致信号を導出するよう制御し、また前記第1の選択手段が前記行アドレス比較手段の一致信号を導出しているとき、前記第2の選択手段が前記カウントタイミング信号を導出するよう制御することを特徴とする請求項1または2記載の画像回転制御回路。

## 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は画像回転制御回路に 関し、特にファクシミリ装置における画像データを加工 処理して例えば90度や270度等に回転するようにし た画像回転制御回路に関するものである。

### [0002]

【従来の技術】一般に、ファクシミリ装置等の画像データを扱う装置においては、画像データの一画素毎に電気信号の1ビットあるいは複数ビットに対応させて、RAM等のメモリに一旦記憶させ、しかる後にこのメモリから画像データを読出して画像データの処理を行う様になっている。

【0003】通常、この種のメモリは、ある画像データ 手段と、前記列及び行アドレスカウンタ手段の各カウン が書込まれて、次にそれをそのまま次段回路へ引渡す様 ト値と予め設定された最終アドレス値とを夫々比較して に制御されるものであり、一種のテンポラリバッファと 50 一致した時に一致信号を生成する列及び行アドレス比較

2

して用いられる。

【0004】しかしながら、近年の普通紙を用いたファクシミリ装置においては、A4サイズの縦の画像をA4サイズの横のカット紙に記録してカセット段数を減らして、単位時間当りの記録枚数を増やすニーズが増加してきている。これにより、ファクシミリ装置に使用される画像記録制御装置において、画像データの90度回転の要求が生じている。

【0005】特開平6-295335号公報には、画像 10 イメージを画像メモリに保持する画像データ記憶装置に おいて、画像メモリのアドレスバスにアドレス変換回路 を付加することにより、画像の描画ソフトウェアの変更 なしに、上下に反転した画像や90度回転した画像を得る技術が提案されている。

【0006】この技術においては、画像メモリ上の画像データへのアクセスアドレスを、アドレス変換回路により、画像イメージの画素の行、列に対応するアドレスに分け、これ等アドレスの各々について演算や、行アドレスと列アドレスとの変換等の処理を組合わせることにより、上下反転や90度回転の各画像を得る様にしたものである。

#### [0007]

【発明が解決しようとする課題】上述した従来の技術においては、アドレスに施す演算処理として、インバータを用いて回転後のアドレスの演算を行っており、これにより

(行方向のドット数) - (行アドレス) あるいは、

(列方向のドット数)-(列アドレス)

30 なる演算を行っている。

【0008】これは、列アドレスと行アドレスの最大値が基本的に同じでかつ、その最大値が常に一定で変化しない場合を想定しているため、縦と横のドット数が異なる画像データの場合や、行及び列のドット数が変化するファクシミリ画像の場合、回転後のデータを読出す場合、ある行の最終データのアドレスと次の行の先頭データのアドレスとが、連続のアドレスにならないという問題点がある。

【0009】本発明の目的は、簡単な回路を用いるのみ 40 で簡易的に90度等の回転を実現可能とした画像回転制 御回路を提供することである。

#### [0010]

【課題を解決するための手段】本発明によれば、画像データを格納するメモリに対する読出しアドレスの生成を制御して読出し画像データの回転制御を行うようにした画像回転制御回路であって、初期値がロードされてアップ及びダウンカウント自在な列及び行アドレスカウンタ手段と、前記列及び行アドレスカウンタ手段の各カウント値と予め設定された最終アドレス値とを夫々比較して一致した時に一致信号を生成する列及び行アドレス比較

手段と、回転指示信号に応じてカウントタイミング信号 及び前記行アドレス比較手段の一致信号を択一的に導出 する第1の選択手段と、回転指示信号に応じて前記カウ ントタイミング信号及び前記列アドレス比較手段の一致 信号を択一的に導出する第2の選択手段と、前記第1の 選択手段の出力をアップダウン指示信号に応じて前記列 アドレスカウンタ手段のアップ及びダウン指示端子へ択 一的に供給する第1の切替え手段と、前記第2の選択手 段の出力をアップダウン指示信号に応じて前記行アドレ スカウンタ手段のアップ及びダウン指示端子へ択一的に 10 カウンタ5のロード入力(LOAD)となると共に、選 供給する第2の切替え手段とを含み、前記列及び行アド レスカウンタ手段のカウント値を前記メモリのアクセス アドレスとすることを特徴とする画像回転制御回路が得 られる。

【0011】そして、前記列及び行アドレスカウンタ手 段のカウント値を、夫々前記アクセスアドレスの下位及 び上位アドレスとすることを特徴としており、また、前 記第1の選択手段が前記カウントタイミング信号を導出 しているとき、前記第2の選択手段が前記列アドレス比 較手段の一致信号を導出するよう制御し、また前記第1 の選択手段が前記行アドレス比較手段の一致信号を導出 しているとき、前記第2の選択手段が前記カウントタイ ミング信号を導出するよう制御することを特徴としてい

【0012】本発明の作用を述べると、行及び列アドレ スを生成するためのアップダウンカウンタを設け、これ 等各カウンタのアップ/ダウンのカウント切換えを画像<br/> 回転に応じて制御することで、行アドレスと列アドレス とを夫々任意にカウント可能として、画像の回転を容易 としている。

## [0013]

【発明の実施の形態】以下に図面を参照しつつ本発明の 実施例について説明する。

【0014】図1は本発明の実施例を示す回路ブロック 図である。図1において、1は画像データを格納するメ モリであり、2はこのメモリ1のアクセスアドレスを生 成するアドレス生成部であり、3はこのアドレス生成部 2のアドレス生成状態を制御する主制御部である。

【0015】アドレス生成部2について説明する。カウ ンタ4は画像データをメモリ1へ書込み/読出しする場 40 る様に制御されることになる。 合の列アドレスを生成するアップダウンカウンタであ り、メモリ1のメモリ空間の下位アドレスとして12ビ ット (FFFh番地まで) ある。

【0016】また、カウンタ5はメモリ1の行アドレス を生成するアップダウンカウンタであり、メモリ空間の 上位アドレスとして12ビット(FFFh番地まで)あ

【0017】両カウンタ4、5は初期値として開始アド レスを設定できるものであり、DATA端子に供給され た当該開始アドレスがLOAD端子へのロード信号に応 50 選択器10、11に回転信号(回転せず)を夫々送出す

答して初期値としてロードされる。また、UP/DOW Nの端子にタイミング信号(クロック信号)が印加され た時、そのカウント値をアップ/ダウンカウントする。

【0018】比較器6,7はカウンタ4,5の各カウン ト値(A)と予め設定された最終アドレス値(B)とを 夫々比較して両者(A, B)が一致した時に、一致信号 (C) を出力する。比較器6の比較出力はカウンタ4の ロード入力(LOAD)となると共に、選択器11の一 入力(B)となっている。また、比較器7の比較出力は 択器10の一入力(A)となっている。

【0019】選択器10、11は回転指示をなす回転信 号(S)に応じて2入力A,Bを択一的に夫々導出 (Y) するものである。選択器10,11の各他入力 B, Aには、アクセスタイミング信号(カウントタイミ ング信号であり、クロック信号である)が夫々印加され ている。

【0020】選択器10,11の各選択出力Yはスイッ チ8,9のA入力となっている。このスイッチ8,9は 20 列アップ/ダウン, 行アップ/ダウンの各切替え信号 (S) に応じてA入力を2つの出力X, Yのいずれかに 導出するものであり、これ等各スイッチ8,9の出力 X、Yがカウンタ4、5の各UP/DOWNの端子へ夫 々入力されている。

【0021】行及び列最終アドレス, 行及び列開始アド レス、行及び列アップダウン切替信号、アクセスタイミ ング信号、回転信号は、主制御部3から生成されるもの とする。

【0022】以上の構成において、スイッチ8,9は主 30 制御部3からのアップ/ダウンカウント切替指示に従っ てカウンタ4,5のアップ/ダウンカウントを制御する ものであり、また、選択器10、11は主制御部3から の回転指示信号に従って、メモリ1の上位アドレスと下 位アドレスとのどちらかを連続的に(クロックに同期し て) 読出すかを選択するものである。

【0023】具体的には、90度、270度の回転の時 には、上位アドレスのカウンタであるカウンタ5を連続 カウントせしめ、0度、180度の回転の時には、下位 アドレスのカウンタであるカウンタ4を連続カウントす

【0024】次に、動作について説明する。先ず、メモ リ1にデータを書込む場合について説明する。ファクシ ミリの場合の画像入力方式は、画像データは列方向に連 続して入力され、1画素ライン分格納したら行方向に1 画素ライン移すというラスタスキャン形式をとってい る。

【0025】主制御部3は、アドレス生成部2のカウン タ4とカウンタ5とに開始アドレスとして「000」を 書込み、スイッチ8、9にアップダウン切替え信号を、

る。

【0026】アップダウン切替え信号は、カウンタ4と カウンタ5に対してアップクロック入力にクロック入力 するか、ダウンクロック入力にクロック入力するかの制 御を行う様になっており、この場合はカウンタ4,5共 にアップカウンタの選択を行っている。

【0027】主制御部3は、画像データ書込み時、メモ リ1に対して書込みタイミング信号と1画素分のデータ (1ワード)を出す。カウンタ4とカウンタ5の出力 は、この段階では「0」であるのでメモリ1の行アドレ 10 5には再度948hが設定され、かつ、カウンタ4はカ スと列アドレスのいずれも「0」になっている。これに より、アドレスの0番地に1画素分データ(1ワードデ ータ)が書込まれる。

【0028】一方、書込みタイミング信号は、アドレス 生成部2のカウンタ4にも入力されており、カウント用 のクロックとして使用される。これは、先の設定により カウンタ4のアップクロック入力に接続される様制御さ れているため、カウンタ4は、保持しているカウント値 に+1 したカウント値を送出し、列アドレスがカウント アップされる。この様にして、次々に画像データがメモ 20 と列の最大値(先の実施例ではいずれもFFFh番地で リ1の列方向に格納されていく。

【0029】この様子を示したものが図2である。図2 では、列アドレス、行アドレスは、FFFh番地まであ る。モデルケースとしてA4判ファイン画質の画像デー タを使用したとすると列方向は、1728画素となり、 列アドレスに換算すると6C0Hになる。また、丸で囲 んだ数字は入力される画素の順番を示している。

【0030】画像書込み時は、列方向にアドレスがアッ プする方向に画像データが格納されていく。1728画 素格納したところで比較器6は、1画素ラインの一致を 30 検出したら一致信号を出す。これは、カウンタ5へはカ ウンタ用のクロック信号として、カウンタ4へは開始ア ドレスの再設定信号として使用される。これにより次に 格納すべき1729番目の画素は、1000h番地に格 納される。これ等を繰返すことにより原稿の1ページ分 がメモリ1に格納されることになる。

【0031】次に読取りにおいて、先に格納した画像デ ータを90度反時計方向に回転したデータを得ようとす る場合、主制御部3は、回転信号(90度回転)を出し アクセスタイミング信号がカウンタ5に入力される様に 40

選択器10,11を制御する。また、カウンタ5をダウ ンカウンタとするようにスイッチ9を制御し、カウンタ の初期値としてA4判の長手方向の画素数である「94 8 h」を設定する。カウンタ4はアップカウンタのまま とする。

【0032】この状態で読出しを行うと、図2において メモリ1の948000h番地から順番に列アドレスの 小さい方向に連続で読出しが行われる。行アドレスが0 00番地になると比較器7が一致信号を出し、カウンタ ウントアップされる。この様にして、簡易的に90度回 転が実現できる。

【0033】この構成においては、スイッチ8,9、選 択器10,11の選択を制御することにより90度回転 だけでなく画像の裏表反転や180度回転も可能とな

【0034】図1において、アドレス生成部2から出力 される上位と下位のアドレスの幅を入力される画像デー タのサイズに合せて変えることにより、メモリ1内の行 あった)を変えることができメモリを有効に使用するこ ともできる。

#### [0035]

【発明の効果】叙上の如く、本発明によれば、縦と横と の画素数が異なる画像データであっても、連続して読出 すことができ、また、90度、180度、270度の各 回転も容易に制御できるという効果がある。

## 【図面の簡単な説明】


【図1】本発明の実施例の回路ブロック図である。

【図2】本発明の実施例の動作を説明するための図であ る。

#### 【符号の説明】

- 1 メモリ
- 2 アドレス生成部
- 3 主制御部
- 4,5 カウンタ
- 6, 7 比較器
- 8、9 スイッチ
- 10,11 選択器

【図1】



【図2】

